Nota:	Cuando sintetizamos (compilamos) hay tres maneras diferentes de hacerlo:
	FAST: El sintetizador pasa de nuestro diseo e intenta crear un diseo
              interno que hace la misma tarea que el nuestro pero de una manera
              mas eficiente.
	NORMAL: Similar al anterior.
	WYSIWYG: fuerza al sintetizador a crear nuestro diseo tal cual sin intentar
	      mejorarlo (what you see is what you get)

	Para modificar estas opciones podemos hacerlo en:
	Assign -> Global Project Logic synthesis

	En dicha ventana podemos tb elegir si queremos que nuestro diseo se optimice
	en cuanto a espacio (un menor espacio) o en cuanto a velocidad (mayor velocidad)



** DEVICE SUMMARY Sumador de 16 bits con acarrero adelantado (NORMAL)**

Chip/                     	Input   Output   Bidir 			LCs
POF       	Device          Pins    Pins     Pins      LCs       % Utilized

sumador16
      	    EPF6010ATC100-1      33       17       0        44          5  %

User Pins:                       33       17       0

Retraso mnimo: al cambiar b0, s0 tarda 8.5 ns en cambiar
Retraso maximo: al cambiar b0, s16 (acarrero final) tarda 39.8 ns en cambiar

** DEVICE SUMMARY trivial (NORMAL)**

Chip/                     	Input   Output   Bidir 			LCs
POF       	Device          Pins    Pins     Pins      LCs       % Utilized

trivial      EPF6010ATC100-1     32       17       0        45          5  %
 
User Pins:                       32       17       0  
 
Retraso mnimo: al cambiar b0, s0 tarda 8.1 ns en cambiar
Retraso maximo: al cambiar b0, s16 (acarrero final) tarda 35.8 ns en cambiar


** DEVICE SUMMARY sumadores encadenados (NORMAL)**

Chip/                     	Input   Output   Bidir 			 LCs
POF       	Device          Pins    Pins     Pins      LCs        % Utilized

encadenado
             EPF6010ATC100-1      33       17       0       37          4  %

User Pins:                        33       17       0  

Retraso mnimo: al cambiar a0, s0 tarda 10.5 ns en cambiar
Retraso maximo: al cambiar a0, s16 (acarrero final) tarda 33.2 ns en cambiar

/*** Con WYSIWYG forzamos al compilador a que sintetize nuestro diseo tal cual
     lo tenemos implementado sin mejorarlo ***/

** DEVICE SUMMARY sumador de 16 bits con acarreo adelantado (WYSIWYG)**

Chip/                     	Input   Output   Bidir 		      LCs
POF       	Device          Pins    Pins     Pins      LCs    % Utilized

sumador16
            EPF6010ATC100-1      33       17       0       103        11 %

User Pins:                       33       17       0  

Retraso mnimo: al cambiar B0, s0 tarda 9.7 ns en cambiar
Retraso maximo: al cambiar a0, s16 (acarrero final) tarda 19.8 ns en cambiar

** DEVICE SUMMARY trivial (WYSIWYG)**

Chip/                     	Input   Output   Bidir 		       LCs
POF       	Device          Pins    Pins     Pins      LCs      % Utilized

trivial      EPF6010ATC100-1     32       17       0       17          1  %

User Pins:                       32       17       0  

Retraso mnimo: al cambiar B0, s0 tarda 11.2 ns en cambiar
Retraso maximo: al cambiar B0, s16 (acarrero final) tarda 16.7 ns en cambiar

** DEVICE SUMMARY sumadores encadenados (WYSIWYG)**

Chip/                     	Input   Output   Bidir 			LCs
POF       	Device          Pins    Pins     Pins      LCs       % Utilized

encadenado
            EPF6010ATC100-1      33       17       0        42          4  %

User Pins:                       33       17       0  

Retraso mnimo: al cambiar C0, s0 tarda 11.2 ns en cambiar
Retraso maximo: al cambiar C0, s16 (acarrero final) tarda 36.0 ns en cambiar